西安交通大学考试题 A 卷

成绩	

课　程 计算机组成原理 A

系　　别 计算机　　级　　考试日期　　年 1 月 17 日

专业班号 _____

姓　　名 _____　学　号 _____　期中 [ ]　期末 [√]

一、多选一填空：（10 分）

1、在存储程序计算机中，指令和数据均以二进制形式存放在存储器中，CPU 区别它们的依据是_____。

A. 指令操作码的译码结果
B. 指令和数据所在的存储器单元
C. 指令和数据的寻址方式
D. 指令周期的不同阶段

2、在计算机中，定点整数补码乘法和移码加法的计算方法是_____。

A. $[X\times Y]_{补}=[X]_{补}\times[Y]_{补}$，$[X+Y]_{移}=[X]_{移}+[Y]_{移}$
B. $[X\times Y]_{补}=[X]_{补}\times Y$，　$[X+Y]_{移}=[X]_{移}+[Y]_{移}$
C. $[X\times Y]_{补}=[X]_{补}\times Y$，　$[X+Y]_{移}=[X]_{移}+[Y]_{补}$
D. $[X\times Y]_{补}=[X]_{补}\times[Y]_{补}$，$[X+Y]_{移}=[X]_{补}+[Y]_{补}$

3、下列关于 RISC 机的描述中，不正确的是_____。

A. 采用了流水线技术
B. 通常采用优化编译技术
C. 指令种类少，格式和寻址方式比较规整
D. 通常采用微程序技术实现控制单元

4、假设磁盘采用 DMA 方式与主机交换信息，其数据传输率为 8Mbps，平均传输的数据块长度为 4KB，若忽略预处理时间，则该磁盘机向 CPU 发出中断请求的间隔时间最少是_____。

A. 4096μs　　B. 4000μs
C. 512μs　　D. 500μs

5、存储器的速度、容量和位价格是衡量其性能的主要指标。下列哪种方法并不能提高存储器的存取速度_____。

A. 虚拟存储器

B. 多体存储器

C. 高速存储元件

D. Cache

6、设某计算机的 CPU 主频为 20MHz，每条指令的指令周期平均有 4 个时钟周期，则该机的平均指令执行速度是_____。

A. 1MIPS　　**B.** 2MIPS

C. 4MIPS　　**D.** 5MIPS

7、在下列叙述中，可以提高乘法运算速度的方法是_____。

I、先行进位加法　II、补码减法　III、阵列乘法

IV、多位乘法　V、阵列除法

A. 全部可以　　B. 仅 I、III、IV

C. 仅 I 和 III　　D. 仅 III 和 IV

8、采用 74181、74182 芯片构成三级先行进位的 64 位 ALU 部件，所需的芯片数量为_____。

A. 16 片 181，4 片 182

B. 12 片 181，3 片 182

C. 16 片 181，5 片 182

D. 20 片 181，5 片 182

9、在机器数中，_____零的表示形式是唯一的。

A. 原码

B. 补码

C. 反码

D. 补码和反码

10、DMA 方式的接口电路中有程序中断部件，其作用是_____。

A. 实现数据的传输

B. 向 CPU 提出传输结束

C. 向 CPU 提出访存请求

D. 向 CPU 提出总线申请请求

西 安 交 通 大 学 考 试 题

二、简答题：（每小题 5 分，共 15 分）

1、在总线通信方式中，同步通信和异步通信的主要区别是什么？异步通信根据应答信号配合的完善程度还分哪几种？各有何特点？

2、先行进位技术与行波进位技术逻辑原理上有何本质的区别？采用先行进位技术设计并行加法器时，为什么经常需要分组？组内位数的多少对进位速度有何影响？为什么？

3、微指令操作控制字段有哪些常用的微命令编码方式？各有何特点？假设某机有 80 条指令，平均每条指令由 6 条微指令编制的微程序实现，其中有一条取指微指令是所有指令公用的。已知微指令长度为 32 位，则控制存储器容量至少需要多大？

三、指令格式设计：（15 分）

某计算机的指令字长 16 位，指令分为零地址、一地址、二地址 3 种格式，每个操作数的形式地址 4 位，支持 2 种寻址方式。设零地址指令有 M 种，二地址指令有 N 种，则：

(1) 若操作码长度固定，一地址指令最多允许有几种？请给出指令格式，并说明各字段的含义和位数。

(2) 若采用扩展操作码技术，一地址指令最多允许有几种？请给出指令格式，并说明各字段的含义和位数。

四、主存设计：（15 分）

用 2 片 1M×1 位 SRAM 芯片和若干 512K×8 位 SRAM 芯片构成 1M×18 位存储器，设 CPU 的地址线为 A19～A0，数据总线为 D17～D0、控制信号为 R/-W（读/写）、-MREQ（访存），试问：

（1）除 2 片 1M×1 位 SRAM 芯片外，还需多少 512K×8 位 SRAM 芯片？

（2）画出该存储器的组成逻辑图，并与 CPU 连接。

（3）若全部用 1M×1 位 DRAM 芯片构成上述存储器，设该芯片的最大刷新时间间隔为 8ms，存取周期为 500ns，则采用异步刷新方式时，应每隔多长时间发出一个刷新请求定时信号？如采用集中刷新方式，CPU 访存的死时间为多少？

五、I/O 系统：（13 分）

一磁盘组共 11 片盘，记录面为 20 面，每片盘外道直径为 14 英寸，内道直径为 10 英寸，共分 203 道。数据传输率为 983 040 字节/秒，磁盘组转速为 3600 转/分。假定每个记录块大小为 1024 字节，且系统可挂多达 16 台这样的磁盘。要求：

(1) 计算该磁盘机的总存储容量；
(2) 计算该磁盘机的道密度；
(3) 计算平均等待时间；
(4) 设计该磁盘的地址格式。

六、数据表示与运算：（16 分）

在某 16 位计算机中，浮点数占 2 个字节，且阶码和尾数均用补码表示。其中，阶符 2 位、阶码 4 位、数符 2 位、尾数 8 位，计算过程中采用 0 舍 1 入法进行舍入。该计算机执行如下 C 程序段对应的机器指令时，请写出执行第 8 行语句时的具体计算过程及结果。

```
1    main()
2    {
3        float x, y, z;
4            x =-21/32;
5            y = 1/2;
6            x *= pow(2,-16);
7            y *= pow(2,-14);
8            z = x + y;
9    }
```

其中，函数 pow(int*a*, int *p*)为计算 a^p。

西 安 交 通 大 学 考 试 题


七、CPU 设计： （16 分）

某计算机主要操作部件如下图示所示。该图相关解释如下：

R0~R3：通用寄存器，IR：指令寄存器，PC：程序计数器（具有自增功能），A、B：暂存器，MM：主存储器，MDR：存储器数据寄存器，MAR：存储器地址寄存器，ALU：多功能算术/逻辑运算单元。

带箭头实线表示数据线。

带箭头虚线表示控制线。其中，R_0Wr~R_3Wr：R_0~R_3 加载；R_0Oe~R_3 Oe：R_0~R_3 读出；MemRd：存储器读；MemWr：存储器写；+1：+1 计数；ALUOp：ALU 操作功能选择—— +、-、∨、∧等；SLT：移位功能选择—— L（左移）、R（右移）、V（直传）等。



请完成下列内容：

（1）请指出该 CPU 采用了哪种总线结构？补充各部件间的主要连接线，并注明数据流动方向；**（请直接在上图中连线）**

（2）对于指令“SUB R1，R2”， 该指令的功能是：R1←(R1)-(R2)。请用 RTL 描述该指令周期中每个时钟周期执行的微操作序列，以及对应微操作命令序列。

（3）请指令“SUB R1，R2”的 CPI 是多少？

————————————————完————————————————